PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-078669

(43)Date of publication of application: 22.03.1996

(51)Int.CI.

H01L 29/78

(21)Application number: 06-209555

(71)Applicant: HITACHI LTD

(22)Date of filing:

02.09.1994

(72)Inventor: SHIGENIWA MASAHIRO


NISHIDA AKIO
KATAYAMA KOZO
MURAKAMI HIDEKAZU
KIYOTA YUKIHIRO
YANO KAZUO


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To materialize a high function and low-power-consumption LSI mandatory for portable

electronics.
CONSTITUTION: One or plural pieces of conductive fin particles 3, 10nm or under (sub 10nm) in size are installed on an insulating film 2, and a source electrode 11 and a drain electrode 12 are arranged it both ends, and fine particles are buried under insulating material, and a gate electrode 10 being a control electrode is arranged. By the electric field by the gate electrode 10, the tunnel resistance between fine particles is changed, and the continuity/ discontinuity of the current between the source and the drain are switched over.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19) E1本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公園番号

特開平8-78669

(43)公開日 平成8年(1998)3月22日

(51) Int.Cl.*

触別紀号 /

广内整理番号

FΙ

技術發示師所

HO1L 29/78

HOIL 29/78

301 I

審査翻求 未請求 闘求項の数6 〇L (全 12 頁)


		~~~	
(21) 出腺番号	特別平6-209555	(71) 出頭人	000005108
(D1) britishin - 2	1420 1 2		株式会社日立製作所
(22)出贈目	平成6年(1994)9月2日	1	東京都千代田区神田駿河台四丁目6番地
( ₍₂ , (1) )	1.W0 1. //00 0 - // - M	(72) 発明者	茂庭 昌弘
			東京都図分亦市東恋ケ塩1丁目280番地
			株式会社日立製作所中央研究所内
		(00) P+0H#	西田 彰男
		(72)発明者	
		ļ	北京都国分寺市北亚ケ独1丁目280番地
			株式会社日立製作所中央研究所内
		(72) 発明者	片山 弘遊
			東京都国分寺市東郊ケ恒1丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	<b>.</b>
	•	0.01000	<b>投終質に続く</b>


## (54) 【発明の名称】 半導体英極および半導体装置の製造方法

### (57) 【要約】

【構成】半導体装置は、絶縁膜2上に10 nm以下(サブ10 nm)のサイズの導電性の微小粒3を1個もしくは複数個股世し、その両端にソース電極11,ドレイン電極12を配し、微小粒は絶縁性の材料で埋め込み、その上には側御電極であるゲート電極10を配する。ゲート電極10による電界によって、微小粒間のトンネル抵抗を変化させ、ソース・ドレイン間の電流導通/非導通を切り換える。

【効果】携帯用エレクトロニクスに必須な高機能、低消 費電力のLS【を実現することが可能になる。





1...S.1ウエハ 2...S.1O3 原 8... 平秋形S ( 助政 10...ゲート列子 11...ソース増子 12...ドレイン増子 13... 美収配佐明子

特開平8-78669

(2)

#### 【砂許謂水の範囲】

【謂求項1】絶縁物もしくは半導体よりなる第一の薄膜 上に、ソース確極となる第一の電極およびドレイン電極 となる第二の電極を有し、前配第一の電極と前配第二の 低極間に1個または複数個の金属または半導体の半球形 微小粒が空隙をもって配置されてあり、前記微小粒が絶 緑物もしくは半導体よりなる平坦な第二の薄膜に埋め込 まれて層をなし、前記第一の薄膜の下面あるいは前記第 二の薄膜の上面にゲート電極となる第三の電極が設置さ れてあって、前記ゲート飛極の電位により微小粒間の面 10 内方向のポテンシャル降壁高さを変化させてトンネル抵 抗を変調し、これにより、ソース/微小粒/ドレイン間 を流れる電流を制御することを特徴とする半導体装置。

る半導体装置。 【訥水項3】 謝水項1において、VSDをソース・ドレ イン間低圧、Nをソース・ドレイン間方向に数えた前記 微小粒の個数、eを素値荷量、Cを微小粒間の静電容量 としたときVSD>Nc/2Cにおけるソース・ドレイ ン間のシート抵抗を、量子抵抗が 6.45 キロオーム近 傍でかつ6.45 キロオームより大きな値になるように 設計し、ゲート電圧印加にともなうトンネル抵抗の変化 によりシート抵抗を6.45 キロオームの前後に変闘 し、これによって生じる微小粒におけるクーロン・プロ ッケイドのオン/オフ避移現象を装置のスイッチ動作に

【鮹水項2】 舗求項1において、第四の電極を、前配層

を介して、前紀ゲート電極と対向するように設置してあ

【請求項4】1個もしくは複数個の単結晶粒を用いる半 導体装置の結晶粒の製造工程において、第1の材料を所 望の温度に加熱しつつ第2の材料の構成元素のみよりな る原子もしくは分子を前配第1の材料上に気相から供給 することにより、前記第1の材料の上に前記第2の材料 よりなる結晶粒を形成することを特徴とする半導体装置

【請求項5】請求項4において、前配第2の材料の構成 元素の地積が、再空中の原子・分子ピーム輸送により行 われる結晶粒の形成方法。

【請求項6】請求項4において、前記第2の材料がSi であり、第1の材料がSiO2 である半導体装置の製造 方法。

#### 【発明の詳細な説明】

用いる半導体装置。

#### [0001]

【産業上の利用分野】本発明は、1個もしくは複数個の 結品粒をスイッチ部として用いる半導体装置およびその 製造方法に関する。

#### [0002]

【従来の技術】ポケット電話、ボッケトコンピュータな どの挑帯用エレクトロニクスの時代を迎えつつある現 在、その心臓部である大規模単行回路(Large Scale In **集積化と、電池を電源に使える低消費電力化の二つが同** 時に求められている。低消費電力化は、具体的には、微 小論型振幅で動作するスイッチング素子、微小電荷量で 記憶するメモリ索子などの開発である。

【0003】これらの契酬は定性的にはこれまでもあっ たもので、索子を欲細化することでこれらにこたえてき た。しかし、微細化は従来の素子の動作原理の限界と自 されるO.1μm の世界に足を踏み入れようとしてい る。今後は、新しい聊作原理の索子を発明し、それを用 いて做細化を連めて行かなければならない。また、その ための新しい素子製造技術が必要である。

#### [0004]

【発明が解決しようとする瞑題】本発明の目的は、0. 1 μ m 以下のスケールでも通用する動作原理の素子を 提供し、また、その製造方法を提供し、超高集積で低消 **費電力なLSIの実現を可能ならしめることにある。** 

#### [0005]

【課題を解決するための手段】本発明の半導体装置は、 0.1μm 以下のスケールでありながら無理なく動作す る索子を提供するために、0.1μm 以下のスケールで 得られる物理現象を動作原理として用いる。その動作原 理とは、極微小な粒で得られるクーロン・ブロッケイド の利用である。

【0006】図1に示すように、絶縁膜上に10mm以 下 (サブ10nm) のサイズの導館性の微小粒を1個も しくは複数個設置し、その両端にソース電極、ドレイン 食極を配し、微小粒は絶縁性の材料で埋め込み、その上 には制御電極であるゲート電極を配した構造とする。た だし、各微小粒間の間隔は、電子がトンネルによって流 れる程度とし、微小粒間の静電容量Cは(e * e)/2 k T より充分小さくなるようにする。また、ゲート電極 と做小粒との間の餘電容量は、Cより小さくなるように しておく。微小粒よりなる超薄膜のシート抵抗は、N個 の微小粒間にNe/2Cより高い重圧を印加したときに h/4 (e * e) より大きくなるように調整しておく。 ゲート電極による電界によって、微小粒間のトンネル抵 抗を変化させ、ソース・ドレイン間の電流導通/非導通 を切り換える。

【〇〇〇7】本発明の製造方法は、これら量子効果素子 の心臓部である微小粒の形成方法に関するもので、微小 40 粒を乗せる絶縁膜を所翼の温度に加熱しつつ、これに、 微小粒の構成元素からなる原子もしくは分子を気相中か ら供給する。

#### [0008]

【作用】まず、本発明の半導体装置における作用につい て説明し、その後に、本発明の製造方法における作用に 関して説明する。

【0009】本発明の微小粒を用いたスイッチング索子 は、その動作原理に、クーロン・ブロッケイドを利用し tegratedcircuit; LS1)は、商い性能を提供する超高 50 ている。クーロン・ブロッケイドとは、ある物体に電荷 (3)

特別平8-78669

ンネル抵抗を量子抵抗の前後に変闘する。これにより、 微小粒群よりなるチャネル部においてクーロン・ブロッ ケイドをオンノオフレ、ソース・ドレイン間の導通をオ ン/オフするものである。

【0016】トンネル障壁の障壁高さの制御は、以下に 述べる作用にて行う。ゲート電極に電圧を印加すれば、 ゲート電極と接地電極の間で低位は、微小粒のない領域 では図3(a)に示すように直線的に変化する。この 時、微小粒のある領域では電極間で、図3 (b) に示す ように電位変化が生じる。微小粒の存在により単位変化 が歪んでいる。海常性の微小粒で館界が級和され、その ぶん両端の絶縁性の膜中における電界強度が増加した。 両者を重ねあわせて描けば、図3(c)に示すようにな る。矢印で示すように、微小粒の端部における電子エネ ルギは、隣接する微小粒のない領域に比べ相対的に高 い。 すなわち、微小粒の端部で、絶縁性の膜によるポテ ンシャル障壁 (トンネル障壁) が低下した。このように して、本発明のスイッチング索子は、ゲート配圧によ り、微小粒間のトンネル障壁を変化(低下)させる。 【0017】トンネル障壁高さが減少すれば、図4に示 すように、トンネル確率は指数関数的に増加、即ち、ト ンネル抵抗は指数関数的に減少する。この図は、ポテン シャル降壁を矩形で近似し1次元のシュレディンガー(S chrodinger)の波動力程式を解いたものである。なお、

など障壁高さの低い膜をトンネル障壁に用いた場合は、 図5 (b) に示すように、ソース・ドレイン間電圧によ り降壁が三角形になる。 【0018】ゲート健圧によるトンネル抵抗の変化は、 図6に示すようにファウラー・ノルドハイム電流の変化 として計算することができるが、この場合も指数関数的 に減少する。即ち、いずれにしても、トンネル障壁のわ

実際の動作条件では、ソース・ドレイン間に電圧がかか

るので、図5(a)に示すように降壁の上部が三角形に

**薄くなり、さらに鏡像効果も働くので、トンネル確率は** 

これより大きくなると考えられる。また、例えば、水素

化アモルファスSi(エネルギ・ギャップ; 1.6 e V)

【0019】このトンネル抵抗の変化域を量子抵抗をま たがるように設定しておけば、チャネルで、ゲートのわ ずかな電圧振幅により、クーロン・プロッケイド/非ク ーロン・プロッケイド遷移を起こすことができ、小さな **論型扱幅でオン/オフするスイッチング茶子が実現でき** る。

ずかな変化によってトンネル抵抗は敏感に変化する。

【0020】次に、本発明の製造方法における作用に関 し、説明する。微小粒を用いた量子効果素子の作製を考 えた場合、新たに必要な製造技術は、微小粒を、特に粒 径に関し精度よく形成する方法である。その他の、例え ば随極の形成等は、従来技術の高度化で対応できる。

【0021】本発明の製造方法は、微小粒を乗せる絶縁

を付与する(帯電させる)には帯電によって物体に生じ る静電エネルギに相当するだけの電圧を印加しなければ ならない効果のことである。例えば、寛子1個を帯電さ せるには電子1個によって生じる静電エネルギに相当す る低圧印加が必要で、それより小さい電圧に対しては物 体は電子を拒絶(ブロック)する。2個目、3個目…、 の帯電に対しても同様で、それぞれ対応する電圧値が離 攸的に決まっている。

【0010】このことは、これらの電圧値を用いて素子 を動作させれば、電子を一つ一つ雕版的に扱えることを 10 意味している。但し、これまでのエレクトロニクスが扱 ってきた素子のサイズでは、電子1個の帯電による静電 エネルギの増量(e * e)/2Cがたいへん小さく、空 温の热エネルギkT(T=300K)に埋もれてしまっ て、この効果を利用することはできない。物体のサイズ が10nm以下(サブ10nm)の極めて小さな領域で のみ、Cの減少によって(c * e)/2CがkT(T=3 OOK)より充分大きくなることから、この効果を素子 に利用できる。

【0011】本発明の索子は、クーロン・ブロッケイド 20 状態と非クーロン・プロッケイド状態を遷移させること により微小論理仮幅のスイッチング動作を行う。以下に その詳細を説明する。

【0012】図1に示すように、複数個の導電性微小粒 を絶縁膜上に配し、かつ、それらの間隔を3nm以下に しておくと、それらの間にはトンネル電流が流れること が期待される。

【0013】ただし、トンネル抵抗Rが母子抵抗h/4 (c * e) よりも大きい場合には、ケイ・ケイ・リカレ フ (アイビーエム・ジャーナル・オブ・リサーチ・アン ド・ディペロップメント、第32巻1988年第1号1 44頁) によって指摘されているように、粒のサイズが 小さく、微小粒間の静電容量が小さくなると、微小粒中 の1個の電子の静電エネルギ(e*e)/2Cが熱エネル ギkT(T=300K)より大きくなってクーロン・ブロ ッケイド効果が頭在化し、V<e/2C(クーロン・ギ ャップ)のパイアス範囲において、トンネル電流は遮断 される。端子間方向にN個の微小粒がある場合には、ユ ー・ガイゲンミュラーとジー・シェーンらによって論じ られているように (ユーロフィジックス・レターズ第1 0巻1989年第8号765頁)、V<Ne/2Cのパ イアス範囲においてこの電流は遮断される。

【0014】R<h/4 (e*a) の場合には、荷電状 態の量子ゆらぎが増大するため電子は微小粒中に局在で さずに、即ち、微小粒相互の波動関数の重なりあいが多 くなって微小粒群が突効的に一体化するため、クーロン ·プロッケイドは破れて、V<Ne/2Cのパイアス範 囲においても電流が流れるようになる。

【0015】そこで、本発明のスイッチング案子は、ゲ 一ト祗圧によりトンネル障壁の障壁高さを変化させ、ト 50 膜を所望の閻度に加熱しつつ、これに、微小粒の構成元

40

特別平8-78669

(4)

5

案からなる原子もしくは分子を気相中から供給する。絶縁膜を昇温しておくことにより、膜上に供給した構成元素に熱エネルギを与え、膜上移動(マイグレーション)、マイグレーションの結果としての出会ったSiどうしの凝集を可能にする。微小粒の構成元素の供給をその元素よりなる原子・分子の形で行うことにより、粒径の基板温度依存性を小さくすることができる。

【0022】一例として、原料純度、パッシベーション、加工技術体系の充実などの点から量子効果柔子用の材料としても大いに期待されるSiで微小粒を形成する場合の粒径の基板温度依存性を図2に示す。縦軸はマイグレーション長であるが、マイグレーションが終了した時点で凝集が生じSi粒が発生するので、マイグレーション長はおおよそSi粒の発生間隔に相当し、間隔いっぱいにSi粒を成長させたときの粒径にも相当する。

【0023】さて、SiHxなどの化合物として供給すると、SiHxを基板上でSiとそれ以外に分解するためのエネルギが必要なため、活性化エネルギが約3.5 eVと大きくなり、粒径の温度依存性は図2に示すように顕著になる。したがって、この場合は、微小粒形成中のわずかな温度ゆらぎで粒径が変化してしまう。一方、分子ビーム堆積法でSiを原子の形で供給すれば、分解の必要がなくなるため、否性化エネルギは約0.1 eVと小さくなり、湿度ゆらぎの影響が低減でき、精度よく微小粒が形成できる。

【0024】マイグレーション長は、図2よりわかるように、マイグレーション種の供給速度(堆積速度)を変えることによってコントロールすることができる。供給速度(堆積速度)を上げれば、単位面積当たりに存在するマイグレーション種の数が増加し、互いに出会う確率 30が増加する。わずかの移動で他のマイグレーション種と合体し凝集体となってマイグレーションが終了するので、マイグレーション長が短くなる。

[0025]

#### 【灾施例】

(実施例1) 本発明の製造方法を用いて、本発明の半導体接置、即ち、Si微小粒をチャネルに使ったスイッチング業子を作製した例について述べる。

【0026】抵抗率0.003Ωcm の低抵抗Siウェハ1を用い、通常の選択酸化法により、素子形成領域以外の表面に厚さ250nmの酸化膜を形成し、案子分離領域とした(図7(a))。次に、このウェハを酸条雰囲気中で熱処理し、案子形成領域の表面に厚さ4nmのSiO2 陳2を形成した(図7(b))。これを超高真空機に導入して600℃に加熱し、この温度に保持しなが6、電子ビーム蒸着法により、基板のSiO2 膜2表面へ0.04nm/sの地積速度でSi原子を供給した。これにより、SiO2 膜2上に直径6nm,高さ3nmの半球形Si結晶粒3を2nmの間隔で形成した(図7(c))。

【0027】ついで、SiH4, O2, PH1, B2H6 を原料ガスに用いた化学気相地積法 (Chemical Vapor D eposition; CVD) によりボロン/リン裕加ガラス4 を地積し、これを800℃の熱処理によるリフローで表 面を平坦化し、半球形Si結晶粒3のないところで厚さ 7nm、あるところで厚さ4nmとした(図8(a))。 【0028】この上に、低低抗の多結晶Si5をCVD 法により堆積し、マスクを用いたドライエッチングによ りゲート電極6の形状に成形した(図8(B))。

【0029】この後、SiH4とアンモニア・ガスを原 料ガスに用いたCVDによりSi3N4膜7を堆積した

(図8 (c))。これに異方性のドライエッチングをかけ、ゲート電極6の例壁部に付着した一部のSi1N47を除き、Si1N4度7を除去した(図9 (a))。酸素雰囲気中で800℃の熟処理することにより、Si露出部を酸化した(図9 (b))。この時、酸化膜2中にも酸素が少々進入するため、薄い酸化膜で覆われたSi微小粒3や、その下方のSi基板1の一部も酸化される。ゲート電極6下のSi微小粒3は、ゲート電極6がマスクとして作用するので、酸化されない。この試料を低濃度水溶液に没してSiO2 2を軽くエッチングし、図9 (c)に示す構造とした。

【0030】再び、低抵抗の多結品Si5をCVD法により堆積し、マスクを用いたドライエッチングによりソース電極8,ドレイン館極9に成形した(図10

(a))。この後、集積回路の製造工程で通常に用いられる配線及びパッシベーション販形成技術を用いて、ゲート、ソース、ドレインの配線を形成し、また、基板延面にオーム性接触の電極を形成し、それぞれ、ゲート端子10、ソース端子11、ドレイン端子12、基板電位端子13とした(図10(b))。

【0031】基板電位端子13およびソース端子11を接地し、ゲート端子10に負、ドレイン端子12に正の 電圧を印加してこの半導体装置の動作を調べたところ、 0.21Vのわずかなゲート電圧振幅でドレイン電流がオン /オフし、所望の微小論理振幅の半導体装置が得られた ことを確認した。

【0033】厚さ0.5mmの石英(SiO2)ウェハ14上に、低抵抗の多結品SiSをCVD法により地積し、マスクを用いたドライエッチングにより、ゲート電極6に成形した。この上に、SiH4,O2を原料ガスに用いたCVDにより、SiO2 腱2を厚さ300nm地積し、マスクを用いたドライエッチングで一部これを除去してここを素子形成領域とし、他を素子分離領域とした(図11(a))。次に、再びCVD法により厚さ4n

50

特開平8-78669

7

mの5 i O2 膜2を堆積した(図11(b))。これを 赵髙真空槽に導入して600℃に加熱し、この温度に保 将しながら、電子ビーム蒸着法により、基板のSiO≀ 胰2安面へO. O 4 n m/s の堆積速度でSi原子を供 給した。これにより、SiO2 腠2上に直径6nm,高 さ3nmの半球形Si結晶粒3を2nmの間隔で形成し た(図11(c))。

【0034】この上に、SiH4 とアンモニア・ガスを 原料ガスに用いたCVDによりSi3N4 膜7を堆積した (図12(a))。マスクを用いた異方性のドライエッ チングにより、このSi3N4膜7の一部を局所的に除去 し、図12(b)に示すようにゲート電極6の両脇に開 口部を形成した。この後、再び、低抵抗の多結晶Si5 をCVD法により堆積し、マスクを用いたドライエッチ ングによりソース電極8、ドレイン電極9に成形した (図12(c))。

【0035】この後、集積回路の製造工程で通常に用い られる配線及びパッシベーション膨形成技術を用いて、 ゲート、ソース、ドレインの配線を形成し、それぞれ、 ゲート端子10,ソース端子11,ドレイン端子12と した(図13)。

【0036】ソース端子11を接地し、ゲート端子10 に正、ドレイン端子12に正の低圧を印加してこの半導 体装置の動作を調べたところ、0.27V のわずかなゲ 一ト電圧扱幅でドレイン電流がオン/オフし、所望の微 小論型振幅の半導体装置が得られたことを確認した。

【0037】実施例1では基板電位の電極を設け、ゲー トから見たチャネルの裏側の配位を接地電位に固定し た。本実施例では、このようなチャネル裏面の電位を制 御する電極を設けていないが、この場合でもチャネル裏 面直近では、実施例1の素子同様に、電気力線がチャネ ル面から垂直に出ているので、特に問題はない。但し、 **周囲電界の影響を受けやすくなってはいるので、高度な** 信頼性が求められる応用では裏面電位の制御電極を設置 **することがのぞましい。** 

【0038】なお、本実施例で示したように、本発明の 半導体装置は、基板材料を特に適ばず、ガラス蒸板。 S iCやダイヤモンドなど高熱伝導率の絶縁基板、あるい は典種半導体、更に金属基板上に形成することも可能で ある。超高集積メモリはもちろんのこと、フラットパネ ル・ディスプレイ,GaAs等の発光材料基板を用いた 光/電気LS1等、多様な用途が考えられる。

【0039】(実施例3)本発明の製造方法を用いて、 本強明の半導体装置、即ち、Si微小粒をチャネルに使 ったスイッチング索子を作製した例について述べる。ソ ース・ドレインの作製を、チャネル、ゲートの作製に先 だって行った点が、チャネルから作製を始めた実施例1 どの遊いである。

【0040】抵抗率0.003Ωcm の低抵抗5iウェハ

の表面に厚さ250nmの酸化膜を形成し、素子分雕傾 域とした(図7(a))。次に、このウェハを酸索雰囲 気中で熱処理し、素子形成領域の表面に厚さ4 n mのS i O2 膜2を形成した(図7 (b))。この上に、CV D法により厚さ100nmのタングステン膜18を堆積 し、これをマスクを用いたドライ・エッチングにより図 14(a) に示すようにパターニングした。これらは母 終的にはそれぞれソース、ドレインとして用いる。

【0041】欧料を超高異空槽に導入して600℃に加 熱し、この温度に保持しながら、電子ビーム蒸着法によ り、 恐板のSiO2 膜2安面へ0.04 nm/s の堆積 速度でSi原子を供給した。これにより、試料表面に直 径6mm.高さ3mmの半球形Si結晶粒3を2mmの 間隔で形成した。この後、SiH4, O2, PH1, B 2 His を原料ガスに用いた化学気相堆積法によりポロン/ リン添加ガラス4を堆積し、これを800℃の熱処理に よるリフローで表面を平坦化し、半球形Si結晶粒3の ないところで厚さ7mm、あるところで厚さ4mmとし た(図14(b))。

【0042】再び、タングステン膜18をCVD法によ り堆積し、マスクを用いたドライエッチングでゲート電 極6の形状に成形した(図14(c))。

【OO43】層間絶縁膜としてSiO2 膜2をCVD法 により堆積し(図15(a))、集積回路の製造工程で 通常に行われるとおり、配線(図15 (b))及びパッ シベーション灰形成を行い(図15 (c))、ゲート端 子10,ソース端子11,ドレイン端子12,基板電位 端子13を形成した(図15(c))。

【0044】基板電位端子13およびソース端子11を 30 接地し、ゲート端子10に負、ドレイン端子12に正の **電圧を印加してこの半導体装置の動作を調べたところ、** 実施例1と同様、わずかなゲート電圧振幅でドレイン電 流がオン/オフし、所望の微小論理振幅の半導体装置が 得られたことが確認できた。

【0045】(実施例4)本発明の製造方法を用いて、 Si磁小粒を記憶情報格納部に使ったメモリ索子を作製 した例について述べる。ここで述べるメモリ索子は、特 殿平5-291638 号明細舎に示された半導体装置であり、 その構成は図16に示すとおりである。構造の大略は、 Si-LSIで広く用いられているMOS (Metal-Oxid e-Semiconductor) 型FET (Fleld-Effect-Transisto r) と共通する。このメモリ森子の構造上の特徴は、ゲ 一ト酸化膜中に、サブ10nmサイズの微小な導電性材 料の粒が、多数、シート状に挿入されていることであ る。ゲート電圧によって、電子をチャネルから微小粒に 注入したり、引き抜いたりする。微小粒における観子の 有無でチャネルの館位が変わるので、これを記憶の1, 0に対応させる。微小粒がサブ10nmサイズなので、 クーロン・ブロッケイドが生じ、低子は1個ずつ出入り 1を用い、通常の遊択酸化法により、索子形成領域以外 50 する。即ち、1電子メモリが可能で、超低消費電力で励 (6)

特別平8-78669

作する。

【0046】抵抗率100cm, 導電型p型のSiウェハ 1上に、通常の選択酸化法を用いて素子分離領域を形成 した。さらに、熱酸化法により、緊子形成領域の表面に 厚さ5nmのSiО₂ 膜2を形成した。これを超高真空 褶に導入して800℃に加熱し、この温度に保持しなが ら、電子ピーム蒸着法により、基板のSiO2 豚2変面 へ0.04nm/s の地根速度でSi原子を供給した。 これにより、SiO2膜2上にជ径6mm,高さ3mm の半球形Si結品粒3を4nmの間隔で形成した(図1 7 (a))。この上に、SiH4 , O2 を原料ガスに用 いたCVDで、厚さ10nmのSi〇2 膜2を、さらに その上にSiH4 を用いたCVDで低抵抗の多結品Si 5 を堆積した。ここで、マスクを用いたエッチングを行 い、図17(b)に示すように、ゲート値極6の成形を 行った。次に、熟酸化法により、Siの鄭出部を酸化し た(図17 (c))。これにAsイオン15を打ち込 み、ソース領域16,ドレイン領域17を形成した(図 18 (a))。このとき、厚い酸化酶2や、ゲート電極 6の下にまでは、イオンは到途しない。これらが、イオ 20 ン打ち込みのマスクとして働くからである。試料を90 O℃で熱処理し、打ち込みにより生じたSi基板の損傷 の回復と、Asの電気的活性化を行った。その後、CV D法によりSiOz 膜2を堆積し(図18(b))、マ スクを用いたドライ・エッチングによりソース領域 1 6.ドレイン領域17に対するコンタクト・ホールを開 口した。これに、CVDにより低抵抗多結晶Si5を堆 積し、マスクを用いたエッチングを行って、これをソー ス重極16、ドレイン重極17に成形した(図19 (a))。この後、集積回路の製造工程で通常に用いら れる配線及びパッシペーション膜形成技術を用いて、ゲ ート、ソース、ドレインの配線を形成し、また、基板裏 面にオーム性接触の電極を形成し、それぞれ、ゲート端 子10、ソース端子11、ドレイン端子12、基板電位 端子13とした(図19(b))。 堤後に、作製した素 子の動作テストを行い、所望のメモリ動作を行うことを 確認した。

[0047]

【発明の効果】本発明の半導体装置は、サブ10mmの 物理現象であるクーロン・ブロッケイドを動作原理に用 いているため、0.1μm 以下のスケールで実現するこ とが可能であり、また、量子現象を用いているため極微 小信号で動作する。即ち、超高集積,超低消費電力のL S।を実現するための緊子に求められる要件を満たして

10

【0048】本発明の製造方法は、クーロン・ブロッケ イドに必須な極微小紺晶を高精度に形成できる。 このた め、本発明の半導体装置をはじめ、クーロン・ブロッケ イドを用いた極微小信号動作のスイッチング素子,メモ リ素子の作製を可能にする。

#### 【図面の簡単な説明】

- 【図1】本発明の索子の構成を説明する断面図。
- 【図2】本発明の製造方法の原理の説明図。
- 【図3】本発明の素子における動作原理の説明図。
- 【図4】本築明の素子における動作原理の説明図。
- 【図 5】 本発明の秦子における動作原理の説明図。
- 【図6】本発明の紫子における動作原理の説明図。
- 【図7】本発明の第1の実施例を示す断面図。
- 【図8】本発明の第1の実施例を示す断面図。
- 【図9】本発明の第1の実施例を示す断面図。
- 【図10】本発明の第1の実施例を示す断面図。
- 【図11】本発明の第2の実施例を示す断面図。
- 【図12】本発明の第2の実施例を示す断面図。
- 【図13】本発明の第2の実施例を示す断面図。
- 【図14】本発明の第3の実施例を示す断面図。
- 【図15】本発明の第3の実施例を示す断面図。
- 【図16】本発明の製造方法で作製したメモリ索子の構 成を示す断面図。
- 【図17】本発明の第4の実施例を示す断面図。
- 【図18】本発明の第4の実施例を示す断面図。
- 【図19】本発明の第4の実施例を示す断面図。


#### 【符号の説明】

30

1…Siウェハ、2…SiO2 膜、3…半球形Si結晶 粒、10…ゲート端子、11…ソース端子、12…ドレ イン端子、13…基板観位端子。


(7)

特開平8-78669




(8)

特開平8-78669



(9)

特別平8-78669





(10)


特別平8-78669

【図12】

**53 1 2** 









### [図16]

國 16




[図13]


図13




[図14]

四14







18 ... ケングステン


(c)


(11)


特照平8-78669



図15











[図17]

图 1 7







1...S 1. 五板 2...S i O 2 映 3... 半球形 5 1 結晶粒

### 【図19】

国 19







(12)

特別平8-78669







15...A 8 打ち込む 16...ソース領域 17...Fレイン領域

#### フロントページの続き :

(72) 発明者 村上 英一

. 東京都国分寺市東恋ケ塩1丁目280番地 株式会社日立製作所中央研究所内 (72) 發明者 清田 幸弘

東京都国分寺市東恋ケ電1丁目280番地 株式会社自立製作所中央研究所内

(72) 発明者 矢野 和男

東京都国分寺市東恋ケ魯1丁目280番地 株式会社日立製作所中央研究所内